以太网 PCB 布局与布线：实用设计指南 📍
以太网在连接器处看似简单——但大多数信号完整性和 EMI 问题实际上是在 PCB 布局阶段决定的。
做好它，你就能避免昂贵的返工。以下是始终提供干净链路和稳定性能的核心原则。
💡 布局基础
1️⃣ 先进行接口放置
▪ 将 RJ45 放置在 PCB 边缘附近
▪ 让它远离高频时钟和高功率电路
2️⃣ 逻辑芯片放置
▪ 遵循信号流：CPU → PHY → 变压器 → RJ45
▪ 更短的路径 = 更低损耗 + 更少的阻抗不连续性
3️⃣ 隔离至关重要
▪ 使用接地过孔缝合来分离电源和信号区域
▪ 以太网变压器下方的任何层上不得布线
👉 将变压器视为数字域和电缆域之间的边界
💡 差分对布线要点
1️⃣ 以太网对的金科玉律
▪ 差分阻抗：100 Ω ±10%（根据实际层叠计算）
▪ 长度匹配：
 ▪ 对内偏斜 ≤ 5 mil
 ▪ 对间偏斜 ≤ 20 mil
▪ 保持间距与对称性——如需使用平缓的蛇形布线
2️⃣ 保护规则
▪ 附近 ~20 mil 内不得有并行高速信号
▪ 在对下方保持连续、完整的接地参考平面
3️⃣ 常见错误需避免
▪ 跨越分割电源平面
▪ 在相邻层上并行运行高速信号
💡 典型陷阱与修复
1️⃣ 断开的返回路径
⚠️ 风险：更长的电流回路 → EMI 问题
✅ 修复：RJ45 下方的连续接地平面 + 对周围的过孔缝合
2️⃣ 缺失终端匹配
⚠️ 风险：反射 → 数据包丢失、不稳定链路
✅ 修复：根据 PHY 数据手册的 100 Ω 差分终端匹配，放置在 PHY 附近
3️⃣ 电源滤波不良
⚠️ 风险：电源噪声耦合到模拟前端
✅ 修复：每个 PHY 电源引脚处添加 0.1 µF 陶瓷电容 + 体积电容
💡 层叠参考（4 层示例）
▪ L1（顶层）：以太网差分对
▪ L2（GND）：连续参考平面
▪ L3（电源）：电源分配，与信号隔离
▪ L4（底层）：低速或辅助布线
📌 DFM 注意事项
▪ 过紧的差分间距会增加制造公差风险
▪ 变压器禁区违规是常见的组装拒绝原因
▪ RJ45 附近的过孔密度必须平衡 EMI 控制和可焊性
仅在纸面上有效的布局如果推动制造极限，就无法扩展到批量生产。
#硬件 #pcb #电路