台积电2030年起量产导入High-NA光刻
IT时代网9月8日消息，据海外媒体报道，台积电计划在 2030 年把 High-NA EUV 光刻设备投入大批量制造，初期沿用现行 6×6 英寸光掩膜版，2031 年搭建使用 6×12 英寸掩膜的试产线，目标是 2033 年让大掩膜 High-NA 系统进入先进节点量产。
公司没有正式公布首个采用 High-NA EUV 的工艺，但按路线图推断，A10 与 A11（1/1.1nm 级）是最有力的候选。台积电已确认 2029 年到位的 A12 与 A13 节点继续使用传统 EUV 光刻。随着晶体管架构走向更复杂的 GAA 环栅乃至 CFET 堆叠，需要 High-NA 处理的层数会逐步增多。
High-NA EUV 单次曝光分辨率可达 8nm，优于现有 Low-NA 设备的 13nm，代价是配合 6×6 英寸掩膜时曝光面积只有后者一半，制造超大芯片时要么拼接多个曝光场，要么转向多芯粒设计，两条路都伴随产能与功耗的挑战。为突破掩膜尺寸限制，台积电正与 ASML 推进 6×12 英寸大掩膜方案。
掩膜尺寸变更并非易事，从 EDA 软件、掩膜制作写入设备到搬运系统都得跟着改，相当于全产业链协同升级。ASML 方面态度乐观，称这一过渡已获得英特尔、台积电与三星的支持。
编辑：林一舟