华为 韬定律近日，一篇发布于ChinaXiv的预印本论文《华为τ芯片本该过热融毁？》对外公开，华为工程师何庭波详细披露了韬定律的底层原理，并且放出麒麟2026芯片的实测数据。长久以来行业普遍认为，3D堆叠会带来严重的发热难题，但麒麟2026的实测结果，给出了完全不一样的答案。麒麟2026是首款落地逻辑折叠的移动SoC。单代迭代之下，芯片晶体管密度从1.55亿/平方毫米提升至2.38亿/平方毫米，增幅达到55%，这一提升幅度相当于过去三年依靠传统工艺微缩取得的全部成果。按照行业固有认知，晶体管密度大幅提升，功率密度、芯片温度必然随之飙升，但实测结果截然相反。在同等性能的测试条件下，对比前代平面架构麒麟9030 Pro，麒麟2026的NPU功耗下降66%，GPU功耗下降58%，CPU性能大核功耗下降41%，在晶体管数量暴涨的同时，完成同等工作的芯片工作温度更低。论文解释了反常识的核心原因：芯片绝大部分能耗，并非消耗在晶体管本身的计算运算上，而是消耗在金属走线的数据搬运。逻辑折叠大幅缩短信号走线长度，直接削减占据功耗大头的互连电容开销。走线缩短带来电容层面的功耗缩减，同时走线变短后，电路可以进一步降低工作电压；动态功耗与电压平方成正比，由此带来幅度更大的功耗收益。在热设计层面，华为没有盲目全盘堆叠所有电路，而是采用选择性折叠，结合热感知布局，交错排布高温、低温逻辑模块，规避热点上下层直接叠加。热量既可以多层分摊，也能够优先横向扩散，晶体管结温被控制在安全区间，以此化解3D堆叠的局部发热风险。论文也指出，τ是时间缩放定律，不等于天然低功耗。折叠架构既可以低电压低温运行，也可以拉高频率换取更强性能，低温是工程师主动做出的取舍，并非技术自带效果。迭代不会停止，每一代芯片拿到折叠带来的时间裕量之后，再将其转化为功耗或者性能收益，循环往复，持续推动芯片进步。（IT之家）