前两天蔡司那边的半导体负责人在彭博电视台上刚说，中国在最尖端芯片制造设备上大概还落后十五年，研发出EUV光刻机还得再等约15年，不过他也承认，中国实际进展很难量化，现在下结论为时尚早。

话音
前两天蔡司那边的半导体负责人在彭博电视台上刚说，中国在最尖端芯片制造设备上大概还落后十五年，研发出EUV光刻机还得再等约15年，不过他也承认，中国实际进展很难量化，现在下结论为时尚早。



话音还没落，9月4日何庭波就在中科院的ChinaXiv预发布平台上挂出了一篇新论文，题目挺有意思，叫《华为的τ芯片本应熔化吗？》。



为啥叫这名？因为行内一直有个固有印象：把晶体管一层层堆叠，密度拉得越高，芯片肯定越烫，搞不好就烧了。华为没法拿到EUV光刻机，只能另寻出路，走＂韬定律＂这条新路——不再死磕把晶体管做小，而是靠＂逻辑折叠＂重新排布电路，让数据在芯片内部少跑远路。



论文里给出的麒麟2026实测数据确实让人眼前一亮：晶体管密度从每平方毫米1.55亿个干到2.38亿个，提升55%；同等性能下，NPU功耗降66%，GPU降58%，CPU大核降41%。



我琢磨着这事儿最有价值的点在这儿：芯片耗电的大头其实不是晶体管在＂算＂，而是数据在内部＂跑腿＂。就像咱们上班，通勤花的精力不比坐在工位上少。华为这回就是把＂通勤距离＂压缩了，连线长度缩短约20%，关键路径最多缩短70%，时钟缓冲器从4.36万个砍到1.9万个，自然就凉快又省电了。



不过咱也得冷静。何庭波自己在论文里都坦白，τ是时间缩放定律，不是能量缩放定律。省下来的时间预算，你可以拿来降压省电，也可以拉高频率换性能，全看工程师怎么取舍。而且混合键合、晶圆翘曲、EDA适配这些硬骨头还得三到五年持续啃。



我个人觉得，几年前外界那些＂造不出高端芯片＂的唱衰论调，现在看确实有点站不住脚了。但咱们也别转头就飘，光刻设备的差距是客观存在的，别人也没说死＂你永远造不出＂。华为这份论文真正了不起的地方，是给国产芯片趟出了一条不依赖EUV的新路径——这条路能不能一代代走下去，才是后面最值得盯的戏。