（以下内容转载自网络）2026年9月4号何庭波发论文

《Huawei's τ Chip Was Supposed to Melt?》 中文译名：《华为的韬（τ）芯片本该熔化？》- 作者：Ting‑Bo He（何庭波）- 发布：2026‑09‑04，中科院ChinaXiv预印本平台- DOI：10.12074/202609.00031英文原版摘要Abstract: Heat is the sharpest concern on τ scaling law — the time‑scaling principle behind Huawei’s folded silicon, named for the delay τ (“Tao”) it sets out to shrink. Our Kirin measurements turned that objection upside down. The reason is one every commuter already knows: on a chip, as in a workday, it is the travel that burns the majority of the energy, not the work at the desk.Keywords: LogicFolding, τ scaling law, 3D integration, hybrid bonding, low‑power design, system‑technology co‑optimization 摘要完整中文翻译

摘要：散热是针对韬（τ）缩微定律最尖锐的质疑。韬缩微定律是华为折叠硅芯片背后的时间缩微原理，其命名来源于该理论致力于缩短的信号延迟τ（韬）。我们基于麒麟芯片的实测结果，颠覆了这一质疑。其中的道理，每个通勤的人都能理解：芯片内部和人们日常工作一样，大部分能耗消耗在“路途奔波（数据传输）”，而非“伏案工作（晶体管计算）”。关键词：逻辑折叠（LogicFolding）、韬（τ）缩微定律、三维集成、混合键合、低功耗设计、系统‑工艺协同优化论文核心内容（通俗整理）1. 行业固有质疑：3D堆叠把大量晶体管垂直叠在一起，单位面积晶体管数量暴涨，按常理芯片会发热严重，甚至过热烧毁。

2. 核心发现：现代手机芯片的绝大部分功耗，不是晶体管做计算产生的，而是数据在芯片内部长距离走线来回搬运所消耗，长导线带来的寄生电容会大量耗电并转化为热量。

3. LogicFolding逻辑折叠的解决思路把芯片原本平面上很长的横向走线，改成极短的垂直互连（混合键合堆叠）。

- 走线距离大幅缩短，直接砍掉巨大的传输功耗；

- 虽然堆叠让晶体管数量变多，但整体总功耗、总发热反而下降。

4. 麒麟2026实测数据（论文公开）

- 晶体管密度提升 55%（1.55亿→2.38亿/平方毫米）

- 同等性能条件下：NPU功耗下降66%；GPU功耗下降58%；CPU大核功耗下降41%

- 使用1.5 μm混合键合，约5000万根垂直互联通道论文金句（原文翻译）“τ技术未来的一切可能性，成于功耗，亦败于功耗。时间缩短只是手段，能量效率才是最终目标。未来十年评判韬定律的标准，不是堆叠能跑多快，而是运行时消耗多少能量。本该烧毁的韬芯片，运行温度反而更低，这不是堆叠带来的巧合，正是逻辑折叠架构本身带来的结果。”三篇韬定律完整脉络1. V1（5‑25）：《多层电子系统的时间缩微理论》，正式提出韬τ定律；

2. V2（7‑03）：补充工程参数、产品路线；

3. V3（9‑04）：本篇，专门回应发热、散热质疑，给出麒麟实测数据。

附：摩尔定律 vs 韬（τ）定律简明对比：