如果说过去几十年，硬件性能的提升主要靠晶体管微缩（也就是大家熟知的摩尔定律），那最近这几年，剧情有点变了。
随着主频提升遭遇物理瓶颈，单纯靠缩小制程来换性能的路子越走越窄。于是，工程师们另辟蹊径：既然单核跑不快，那就把东西堆在一起，用空间换时间。
从“板载外挂”到“贴身保镖”：缓存的进化史要理解这种“堆料”逻辑，得先看看 CPU 和缓存（Cache）关系的变化。这简直是一部浓缩的硬件编年史：



1989 年之前： L1 缓存还孤零零地挂在主板上，离 CPU 核心隔着一段距离，数据跑一趟都要花时间。1989 年： L1 缓存首次被封装进 CPU 芯片内部。从此，缓存成了核心的“贴身保镖”，延迟大幅降低。1995 年： 256KB 的 L2 缓存也搬进了 CPU 家族，不过当时还是独立的 Die（晶片），算是“近亲”而非“一体”。后来： L1、L2、L3 缓存彻底与计算核心融合，封装成一个大而全的计算 Die。这一阶段的核心逻辑是：让数据离计算单元越近越好。当平面不够用，就往天上堆：HBM 的登场到了当下，这种“集成”趋势演变得更加激进。



现在的 GPU/CPU 芯片，不仅仅是把计算核心和缓存绑在一起，更是把 HBM（高带宽内存） 也拉进了这个圈子。HBM 采用的是 3D 堆叠技术，就像把内存像千层饼一样一层层叠起来，然后再与 CPU/GPU 的核心通过 Chiplet（小芯片）技术封装在同一块基板上。
这种方案的目的非常明确：低延时、高带宽、大容量。
想象一下，以前数据要在 CPU 和遥远的内存条之间长途跋涉，现在直接住进了“同一栋楼”甚至“同一个房间”。对于 AI 训练或高性能计算这种对带宽极其敏感的场景来说，这种物理距离的缩短带来的性能提升是质的飞跃。
“寸土寸金”的背后：为什么缓存这么重要？很多开发者可能会好奇：为什么大家非要费这么大劲把内存堆得这么近？毕竟在嵌入式领域（比如 MCU），SRAM 可是“寸土寸金”，每一字节都珍贵得很。
这其实是因为 访问速度差异巨大。CPU 核心的运算速度是以纳秒计的，而传统内存的访问延迟是微秒级的。如果数据不在离核心最近的缓存里，核心就得停下来干等（Stall）。因此，无论是 CPU 的 L1/L2/L3，还是 GPU 旁边的 HBM，本质上都是在做同一件事：消除等待，让数据流像水一样顺畅地通过计算单元。
结语：百万级芯片背后的“堆叠艺术”从最初主板上的独立缓存芯片，到如今价值上百万、集成了 3D 堆叠内存的超级芯片，硬件设计的思路已经从“微观雕刻”转向了“宏观组装”。
摩尔也许没料到，当晶体管微缩放缓后，工程师们会用如此“暴力”且高效的方式——Chiplet 与 3D 封装——来延续性能的增长曲线。这不仅是技术的迭代，更是一场关于如何更高效利用物理空间的工程艺术。