该模型是一个用于通信的数字处理器和光学电子流水线总线并行系统的抽象。
这款双通道ADC内核采用多级、差分流水线架构，并集成了输出纠错逻辑。
指示ServicePoint对象是否支持管线连接。
图形处理器（GPU）通常采用流水线体系结构，遵循通用图形接口规范。
由于具有高精度和高采样速率等优点，流水线结构ADC的研究和设计引起了广泛关注。
这允许按关系数据库系统采用的典型方式进行流水线执行。
每一个流处理器有一个全面的流水线整数算术逻辑单元（ALU）和浮点单元（FPU）。
这些信息通过HttpContext对象传递给页面处理程序。
流水化的指令缓冲存储器通常被用于高频率处理器中，以提高取指带宽。
介绍了基于VME流水线数字信号产生器工作原理、设计与实现过程。
研究结果表明，本MDAC能通过CFCS技术抑制电容失配误差，并达到了12位100MSPS流水线ADC的指标要求。
这篇技巧示范了在管道式XML应用程序中使用StAX的基于事件的API，比如文档的合并。
非结构网格上求解中子输运方程的并行流水线Sn扫描算法
1·Is pipelined to the next functions input.
是流水线到下一个输入功能。
2·In the control logic circuits, pipelined control is used to speed up the processing throughput.
在电路的控制逻辑中，采取了流水线操作，进一步提高了处理速度。
3·This facilitates create-time validation and mapping, allows state-setting to be pipelined, and makes caching of these objects in hardware possible, minimizing state-setting overhead at runtime.
这使得创建时的生效和匹配更为方便，允许绘制状态成为流水线，并且可能在硬件中暂时存储这些状态，减少运行时的状态设置消耗。
4·Therefore, we need to identify the boundaries of the tasks which can be pipelined.
因此，我们需要找出可以流水线任务的边界。
5·To reduce the power dissipation and chip size of digital calibration circuits of pipelined analog-to-digital converter (ADC), a new statistics-based background calibration technique is presented.
为了降低流水线模数转换器中数字校准电路的规模和功耗，提出了一种新的基于信号统计规律的后台数字校准技术。