华为宣布韬定律后，芯片华裔天才果断回国，给了台积电当头一棒！


5月25日，上海，国际电路与系统研讨会上，华为公司董事、半导体业务部总裁何庭波走上讲台，发表了一篇题为《半导体新路径探索与实践》的主旨演讲。


台下坐着来自全球的芯片行业专家，谁也没想到，这场演讲会扔出一颗重磅炸弹——华为正式发表“韬（τ）定律”。


消息一出，彭博社、路透社连夜发稿，全球半导体圈直接炸了锅，先说清楚这“韬定律”到底是什么。


过去半个多世纪，芯片行业只信奉一个信条——摩尔定律。简单说就是把晶体管越做越小，单位面积里塞进更多管子，性能每隔18到24个月翻一倍。这条路，全世界追了几十年，从微米追到2纳米，台积电、三星在前面领跑。


但这条路快走到头了。晶体管小到只有几十个原子宽的时候，电子会自己乱跑，物理极限摆在那里。


而且经济账也算不过来了——建一个3纳米晶圆厂要200亿美元，设计一颗顶尖芯片的研发预算超过10亿美元。


何庭波在演讲中说得干脆：既然空间上缩不动了，那就从时间上下手。“韬定律”的核心就四个字——时间缩微。


过去拼的是“把晶体管做得多小”，现在拼的是“把信号传输时间缩得多短”。通过“逻辑折叠”等新技术，把原本平面布局的电路“折叠”成多层堆叠，缩短信号在芯片里的跑动路径，等效提升晶体管密度。


打个比方：摩尔定律的办法是路越修越窄、楼越盖越密；华为的办法是路不继续缩了，而是修高架、设快车道、调信号灯，让车跑得更顺。


更关键的是，这不是PPT。何庭波披露，过去六年，华为基于这条思路已经设计并量产了381款芯片。


今年秋季要面世的麒麟2026手机芯片，将完整采用逻辑折叠技术，晶体管密度提升53.5%，能效改善41%。目标到2031年，高端芯片晶体管密度达到等效1.4纳米水平。


彭博社的报道点出了这件事的分量：如果华为能够量产达到1.4纳米性能水平的芯片，意味着大规模生产5纳米和更先进制程芯片，并不像业界普遍认为的那样必须依赖EUV光刻机。


过去几年，美国拉着整个西方阵营对华为围追堵截，禁运EUV光刻机，切断先进制程供应链。华为的做法很直接：你锁了门，我不一定非要从这门进。


就在华为扔出“韬定律”两天后，5月27日，《南华早报》爆出一条同样重磅的消息——曾深度参与台积电3纳米量产线研发的中国籍科学家达博，已辞去日本国立材料研究所（NIMS）的永久研究职位，带领整建制团队全职回国。


达博，85后，甘肃陇南山区出生，18年前以市应届高考状元身份考入中国科学技术大学。在中科大读完本硕博后，2013年去日本NIMS做博士后。


在日本，他打破了不少纪录。一般 tenure track 需要三到五年才能拿到终身职位，他只用了一年，成为NIMS最年轻的永久职位研究人员。


2017年NIMS开年大会上，他同一天两次登台：第一次是作为新人做入职介绍，随后又凭借前期成果拿下NIMS最高奖“理事长赏”。


他的研究方向，恰好卡在半导体最要命的位置。他牵头美国泛林集团（Lam Research）与NIMS的联合研发项目，聚焦台积电3纳米量产线，主攻电子束设备、刻蚀设备的关键材料与核心部件。


这块恰好是国内芯片产业最薄弱、最被卡脖子的环节。刻蚀设备的底层关键材料与核心部件存在短板；高端电子束量检测设备的国产化整机能力，基本处于空白状态。


泛林集团得知他决意辞职后，曾再次提出无偿捐赠支持，希望他继续留在日本推进合作研究。多家海外企业也抛出优厚条件。但达博还是选择了回国，正式受聘于母校中科大工程科学学院担任讲席教授。


他在接受采访时说了一句话：“如果能为此付出毕生努力，那就是值得的。”华为走完“第一步”亮出理论，还差“第二步”——能落地的人。达博回国，恰好补上了这个缺口。理论有了，能带队攻材料、攻设备的人也有了。


而且达博不是一个人回来。他带的是整建制团队，多名独立科研骨干一起回国。一个在顶级产线上摸爬滚打十几年的团队，脑子里的工程经验和工艺直觉，是花钱也买不到的。


新华社在评价“韬定律”时引用了业内人士的话：这为中国半导体产业提供了新的参考标准，帮助克服工艺节点限制。


达博回国要攻的，恰恰是那些最难啃的底层环节——材料、零部件、刻蚀设备、电子束检测，两个消息前后脚落地，从理论突破到人才归位，拼图正在一块块合上。


信源：新浪财经