生成式AI时代，大模型及AIGC的快速发展推动着计算需求的高速增长。
从服务器到边缘，再到AI手机、AI PC、AIoT、智能汽车，各个领域的AI芯片玩家都面临着新的机遇和挑战。
AI大模型与各个赛道的结合，带来了新的体验革新，这些新体验的落地则离不开各类AI芯片的支撑。放眼全球，产业格局的激烈变动，也让更多中国AI芯片企业看到了新的发展机会。
与此同时，芯片设计的复杂度不断提升、产品快速量产上市的要求不断增加、新兴应用市场不断涌现，投资和成本的压力也水涨船高。
AI芯片作为AI产业发展的“基石”，是实现AI产业化落地的核心力量，对AI技术的进步和行业应用都起着决定性作用。
如今各路AI芯片创企可谓是百家争鸣，群雄逐鹿成为国内AI芯片产业的主基调。在这样的产业背景下，我们将全球顶级AI芯片产学研用及投融资领域专家们聚集起来，为他们提供思想交锋、观点碰撞的平台。
9月6-7日，2024全球AI芯片峰会（GACS 2024）将在北京新云南皇冠假日酒店盛大举办。全球AI芯片峰会至今已成功举办六届，现已成为国内规模最大、规格最高、影响力最强的产业峰会之一。
本届峰会由芯东西与智猩猩共同主办，以「智算纪元 共筑芯路」为主题。峰会采用“主会议+技术论坛+展览展示”的全新形式。主会议由一场开幕式，以及数据中心AI芯片、AI芯片架构创新、边缘/端侧AI芯片三场专场会议组成，将在主会场进行；技术论坛分为Chiplet关键技术论坛（收费制）、智算集群技术论坛（收费制）和中国RISC-V计算芯片创新论坛，将在分会场进行。
峰会同期还将布设展区，展示AI芯片产业链优秀企业的最新技术、产品与方案。同时，峰会期间，还将重磅揭晓两大AIIP AI生产力创新先锋企业榜单，分别是2024年度中国智算集群解决方案企业TOP 20、2024年度中国AI芯片新锐企业TOP 10。
已经迫不及待报名的朋友，可以先扫描下方二维码添加小助手报名啦！
目前已有35+企业/嘉宾确认参与主题演讲、高端对话和圆桌讨论，接下来为大家详细介绍部分嘉宾。
01、主会场部分嘉宾阵容
清华大学教授、集成电路学院副院长 尹首一
尹首一，清华大学教授，集成电路学院副院长，国家杰出青年科学基金获得者，中国高被引学者。研究方向为可重构计算、人工智能芯片设计。已发表学术论文200余篇，包括ISSCC、VLSI、ISCA、MICRO、HPCA、DAC和IEEE JSSC、TPDS、TCSVT、TVLSI、TCAS-I/II等集成电路和体系结构领域学术会议和权威期刊。出版《可重构计算》、《人工智能芯片设计》专著2部。曾获国家技术发明二等奖、中国电子学会技术发明一等奖、中国发明专利金奖、教育部技术发明一等奖、江西省科技进步二等奖、中国电子学会优秀科技工作者奖、中国电子信息领域优秀科技论文奖。现任集成电路领域国际会议ISCA、MICRO和A-SSCC的技术委员会委员，《中国科学：信息科学》编委，国际期刊《ACM Transactions on Reconfigurable Technology and Systems》及《Integration, the VLSI Journal》的Associate Editor。
AMD人工智能事业部高级总监 王宏强
王宏强（George Wang），现任AMD人工智能事业部高级总监，负责公司AI市场业务拓展及解决方案。
他毕业于中国电子科技大学，拥有数字信号处理硕士学历，在半导体行业有近20年工作经验，是资深的AI技术领域专家。
他自2005年加入了原Xilinx公司，担任系统架构师和业务拓展高级经理，负责数据中心事业部AI和Compute在中国区的市场工作。他还曾担任公司AI/VITIS高级产品经理、数据中心AI技术专家以及DSP专家/应用工程师等职位。
王宏强拥有多项美国技术专利，并发表过多篇论文。
Habana中国区负责人 于明扬
于明扬，现任Habana中国区负责人，从事大模型算力和应用研究。于明扬毕业于清华大学电子工程系，北京大学MBA，曾担任北京比特大陆科技有限公司副总裁、人工智能和区块链业务负责人，Mellanox中国区总经理，参与了国内星云、天河、太湖之光等多个超算项目，专注于云计算、人工智能、半导体应用与研究。
高通AI产品技术中国区负责人 万卫星
万卫星现任高通AI产品技术中国区负责人。他于2012年加入高通中国研发团队，领导团队参与了多个骁龙移动平台多媒体领域的项目研究工作。目前，在高通担任人工智能产品技术的中国区负责人，负责公司终端侧人工智能引擎软、硬件的规划以及相关生态系统的建设工作。
云天励飞副总裁、芯片业务线总经理 李爱军
李爱军，云天励飞副总裁、芯片业务线总经理。研究员级正高职称，深圳国家级领军人才，作为课题负责人或课题核心人员承担芯片国家课题10多项，具有20年大规模数字系统芯片和终端芯片架构设计和大团队研发管理经验，云天励飞神经网络处理器和边缘AI系列芯片团队带头人和总架构师，累计完成10多颗芯片的流片并商用，芯片发货量累计近亿颗。
亿铸科技创始人、董事长兼CEO 熊大鹏
熊大鹏博士，亿铸科技创始人、董事长兼CEO。熊大鹏博士在中美有近30年的芯片行业经验，涉及从研发、产品定义、产品销售，到企业的整体管理层面的多方面经历，对中国市场的客户需求与产品有着深刻的理解。
2015年熊博士开始用GPU支持AI算法的芯片规划和设计落地，他对于不同技术路径应用于AI大算力场景的优缺点以及该赛道用户面临的痛点有着深刻的技术洞察和企业经营实践。
熊大鹏博士于1983年于西安电子科技大学获计算机学士学位；1986年于华南理工大学获自动控制硕士学位；1998年于美国德州大学奥斯汀分校（The University of Texas at Austin）获博士学位，其间，同时获得：应用数学硕士、电气和计算机工程硕士学位。
清华大学交叉信息研究院、人工智能学院助理教授、北极雄芯创始人 马恺声
马恺声，现任清华大学交叉信息研究院、人工智能学院助理教授，特别研究员，博士生导师，美国宾夕法尼亚州立大学博士。北极雄芯创始人兼首席科学家。曾获得2024年国际高性能计算年会（HPCA）Distinguished Artifact Award 奖（全球410篇文章中仅1篇），2022年CCF集成电路Early Career奖（每年全国仅1位），2020年Springer Nature中国研究人员高影响力奖，欧洲设计自动化学会EDAA 2018年杰出博士论文奖（全球共4篇），017年亚洲南太平洋设计自动化（ASP-DAC）最佳论文2015年国际高性能计算年会（HPCA）最佳论文,2016年IEEE微计算机架构（Micro）Top Picks等奖项。他的研究兴趣包括后摩尔时代先进架构和芯片、Chiplet技术和相关工具、鲁棒高效的人工智能算法开发、人工智能算法-架构协同设计等。近五年在NeurIPS，ICLR，ICML，ICCV，ECCV， CVPR，ISCA，ASPLOS，MICRO，HPCA，DAC，ISSCC等计算机人工智能领域、体系结构、芯片领域的顶级会议发表论文50余篇。
演讲主题：《Chiplet迈向大芯片：计算、存储与互联》
内容概要：
本演讲将从大芯片需求出发，探讨大模型、自动驾驶、机器人等对芯片的需求，继而从计算、带宽供给和互联三个方向讨论Chiplet相关的解决方案。
珠海芯动力创始人兼CEO 李原
珠海市芯动力科技有限公司创始人李原，清华大学物理学本科，日本京都大学通信硕博，加拿大麦克马斯特大学博士后。曾任职于英特尔，现任珠海市芯动力科技有限公司CEO。
李原于英特尔任职期间，曾开发至强CPU服务器系统、负责Mindspeed双模微基站芯片项目，有从产品定义到量产到商用的全链条的经验；管理过中国、英国、美国三国等多个团队，负责系统、软件、芯片、射频等各项任务。留美期间曾代表德州仪器参与制定3,4G通讯标准，并与合伙人创立IPG Communications公司，承接了设计了休斯顿卫星GlobalStar系统的通讯芯片；李原对于WCDMA及LTE双模芯片具有深层次研究，并带领团队设计了WCDMA/LTE双模微基站芯片；IPG公司独创的Turbo译码器被英特尔公司应用至其至强处理器；其公司于2022年成功被MindSpeed公司收购，后又被英特尔收购。
李原发明过多项专利，具有丰富的团队管理经验，现带领芯动力研发团队设计出人工智能RPP-R8芯片产品，此款芯片真正做到了高性能和通用性的高度融合，产品应用场景已覆盖边缘大模型、工业自动化、智能驾驶、泛安防、物流检测、信号处理等领域。
演讲主题：《面向边缘端大语言模型的RPP架构芯片与落地实践》
内容概要：
AI PC作为未来的发展趋势，正引领着技术创新的潮流，而大语言模型在边缘端的部署更是这一趋势中的重要一环。
为了实现大语言模型在边缘端的稳定、高效运行，我们需要精心规划技术路径和部署策略。芯动力将深入剖析这一过程中的关键要素，分享其在硬件加速技术方面的独到见解。通过针对大语言模型的计算特性进行数据流的优化，以可重构并行处理器的方式，来高效灵活的处理边缘端大模型的流畅运行。
然而，在这个领域也面临着一些挑战。模型规模不足和功耗过高都可能影响边缘端设备的性能和用户体验。因此，寻找一种能够最好地支持大语言模型、适合其落地的芯片或架构显得尤为重要。
为此，芯动力分析了大语言模型在RPP架构中如何支持高效计算，与传统GPGPU架构相比，它同时实现了灵活的通用计算，并在低功耗与高效率方面显著提升。同时，针对大语言模型的稀疏化特性进行了优化，进一步提升了内存利用率和访存效率，降低了功耗，从而延长了边缘端设备的续航时间。这一创新方案为解决当前面临的挑战提供了新的思路和方向。
智芯科创始人兼CEO 顾渝骢
顾渝骢，智芯科创始人兼CEO，美国德州大学奥斯汀分校电子工程硕士学位，中国科学技术大学通信与电子系统专业学士和硕士学位。曾担任美国UTStarcom半导体事业部 副总经理，UTStarcom合肥研发中心 总经理，Marvell （美国）高级总监以及安徽芜湖太赫兹工程中心COO等，拥有近三十年的半导体行业经验。
苹芯科技联合创始人兼CEO 杨越
杨越博士，苹芯科技CEO，北京清华大学自动化本科，多伦多大学电子工程博士学位，曾工作于Altera（现为Intel）的机器学习组。参与SSD初创公司创建，作为软件团队负责人，带领团队从零写出商业可用SSD FTL软件，实现产品商业落地。后加入美光，成为3DXP项目的首席架构师，参与研发X100产品，产品性能指标远超市场同期竞品，为当时世界上最快的SSD产品。在存储芯片，人工智能及相关领域研究方向拥有深厚技术积累及丰富的行业经验。
演讲主题：《存算的进阶——从神经网络到大模型》
内容概要：
存算一体技术正在深度参与AI芯片的设计与落地。基于静态随机存储器SRAM的存算一体芯片已经在AI 1.0领域内开启了落地之旅，凭借突破性的高能效比，这类芯片给予了端侧电子产品前所未有的AI能力。另一方面，随着大模型技术的成熟与应用推广, 内存带宽瓶颈和计算能效问题显现。我们从存算一体技术视角分析大模型加速芯片的解决方法和架构设计特点，为降低推理延迟、提高能源效率、实现更高的并行计算能力提供一个新的思路。
此次演讲将深入分析如何以存算一体技术为基础，构建高效加速AI计算与大模型计算的芯片架构。以及如何通过这一技术突破，使存算一体芯片在大模型时代成为关键的推动力量，为未来AI应用的发展提供崭新的机遇和路径。
后摩智能联合创始人、产品副总裁 信晓旭
信晓旭，后摩智能联合创始人、产品副总裁，具有15年以上计算芯片产品、市场和销售经验，曾任海思计算芯片产品总监，负责海思昇腾系列多款AI芯片的产品定义和市场推广,涵盖自动驾驶、安防、数据中心等领域。在Cavium（被Marvell 60亿美金收购）作为中国区创始团队成员之一，带领团队将中国区业务从零做到数亿人民币。
中昊芯英创始人、CEO 杨龚轶凡
杨龚轶凡，中昊芯英创始人及CEO。先后获得密歇根大学学士学位，斯坦福大学硕士学位，师从 Subhasish Mitra 院士。拥有23项中国专利、17项美国和欧洲专利，发表过3 篇（分别为 ASSCC、ISSCC、JSSCC）顶级国际论文。
杨龚轶凡深耕高端芯片研发设计领域10余年，曾在 Google 作为芯片研发核心团队深度参与 Google TPU 2/3/4 的设计与研发，在甲骨文公司参与、主导了 12 款包括 SPARC T8/M8 在内的顶级高性能 CPU 的设计与产出。产业生涯中已成功流片十余次，掌握从 28nm 到 7nm 各代制程工艺下大芯片设计与优化完整方法论，带领不同公司团队完成多次从芯片架构设计、流片生产到客户交付的全流程。
演讲主题：《从GPU到TPU，AI大模型基础设施的变迁与未来》
内容概要：
每一次历史性的科技浪潮中，底层基础设施的革新总是扮演着至关重要的角色。市场容量巨大的应用领域，其计算芯片硬件体系架构往往呈现出从通用型逐渐演变为专用型的历史规律。如今，随着大模型计算需求和复杂度的指数级增长，传统GPU在用于大模型训练时的成本高、算力利用率低、能耗大的瓶颈开始显现。全球科技巨头如微软、AWS、特斯拉和OpenAI，以及新兴的明星初创企业如Groq和Etched，都在探索研发AI专用芯片以替代英伟达GPU；7月底，苹果公司也宣布使用谷歌TPU（张量处理器）而非英伟达GPU来训练其AI模型。全球AI领域，正发生着使用非GPU架构来构建更高效的大模型基础设施的转向。
TPU是谷歌专为加速机器学习和深度学习任务而设计的专用芯片，专注于大模型训练和推理中常用的张量运算。在此次演讲中，曾在谷歌 TPU 核心研发团队深度参与过 TPU v2/3/4 的设计与研发工作的杨龚轶凡，将分享AI算力硬件的进化历史与趋势，TPU与GPU的关键差异及用于大模型训练时的优势，以及中昊芯英自研的国内首枚且唯一已量产的全国产自主可控TPU 架构AI芯片如何重塑AI大模型算力基础设施。
锋行致远创始人兼CEO 孙唐
孙唐，锋行致远创始人兼CEO，同济大学本科、硕士；复旦大学博士研究生在读。曾任忆芯科技合伙人、边缘计算部门负责人，中国(上海)自由贸易区临港新片区高新产业和科技创新专项项目：《存算一体化AI芯片的研发和应用》负责人。国际GPU、图像、数据存储芯片等公司15年工作经验，在忆芯科技承担芯片AI系统架构工作，重点研究方向为AI芯片超融合架构及分布式异构资源调度系统。对AI模型应用需要的数据嵌入结构化、向量相似度、KV索引存算一体流式加速的演进方向进行深入分析和架构推演。已授权存算架构硬件加速器发明专利16项，吴文俊2023人工智能芯片专项奖第一完成人。
演讲主题：《存算大模型加速系统》
内容概要：
存算一体技术能高效提升AI业务算效比，目前大模型底层架构技术演进迅速，国内芯片到软件技术都遇到挑战，目前存算一体技术对于大模型应用系统具有较好的加速协同能力。
本次演讲，将分享锋行致远存算一体芯片对相关场景加速应用能力和技术细节。
视海芯图创始人&董事长 许达文
许达文，视海芯图创始人&董事长，博士毕业于中国科学院计算技术研究所，曾任合肥工业大学微电子学院副教授；在国际顶级期刊和会议上发表 30 多篇论文，其中一篇IEEE Transactions on Computers年度最佳论文。
许达文博士先后两次创业，创办苏州神指微电子，获评昆山市创业领军人才；之后，创办成都视海芯图微电子有限公司，获中国创新创业大赛全国50强、中国电子学会科技进步二等奖、北京科技进步二等奖等荣誉，视觉AI芯片SH1210在2023年量产1KK颗，赋能多个机器人视觉模组；授权专利二十多项。
聆思科技副总裁 徐燕松
徐燕松，聆思科技副总裁，AIoT行业资深专家。作为智能家电智能交互技术联盟成员，智慧家庭标准工作组成员，曾多次牵头参与智慧家庭标准制定，对设备智能化有着丰富的经验与认知。基于AI大模型赋能端侧设备实现场景智能化，在算力算法一体化上聆思芯片持续演进，实现AIOT时代设备大模型入口级芯片的产品打造，推动行业智能化升级。
演讲主题：《大模型时代，算法算力一体化芯片的思考与布局》
内容概要：
在大模型时代，技术发展给各行各业带来了全新的产业机遇，甚至不亚于互联网、手机带来的行业变革。在这个时代的风口，算法算力一体化对于智能硬件的发展具有极其重要的意义。这种一体化不仅涉及芯片算力与算法资源的紧密结合，还包含了整个嵌入式开发生态的建设，以此减少终端设备在智能化开发过程中大量的重复造轮子的工作，大幅提高研发效率以及性价比。通过这种软硬件深度结合的方式，在性能和成本之间找到更优的平衡点，加速了技术的创新和应用普及，进一步推动了整个行业的前进步伐。
本次演讲将从大模型时代硬件需求特点、算法算力一体化芯片的技术与架构、以及行业实际应用案例分析，全面诠释聆思科技在算法算力一体化芯片领域的思考与布局。
壁仞科技副总裁兼AI软件首席架构师 丁云帆
丁云帆，现任壁仞科技副总裁兼AI软件首席架构师，主要负责AI软件架构和大模型千卡集群等相关工作。代表壁仞担任全国信息技术标准化技术委员会人工智能分委会智能计算工作组联合组长和中国人工智能产业发展联盟芯片工作组副组长。曾担任百度主任系统架构师，获得过百度技术最高奖和中国国家专利优秀奖。参与主导AI加速基础架构国际标准OAI & OAM。业界首创利用GPU架构解决广告推荐场景10TB级稀疏参数大模型训练挑战，相关成果发表在机器学习与系统领域顶会MLSys上，该工作引领了互联网广告推荐领域训练框架技术发展趋势。
演讲主题：《国产GPU如何系统性的解决大模型算力难题》
内容概要：
以ChatGPT为代表的大模型技术引发了新一轮的科技革命，国内外呈现了百模争艳的状态，并且已经开始了广泛的应用落地。大模型的训练和落地带来了巨大的算力需求，以LLaMA3 千亿参数为例，Meta建设了18000个H100的集群来满足训练需求。目前国内存在着较大的算力供应瓶颈，这也给国产AI芯片带来了巨大机遇，国产千卡集群在逐步落地应用。大模型训练是一个系统工程，需要软硬件协同，算法与工程协同，对计算机体系结构如计算、存储、通信都带来了巨大挑战，另外千卡集群对并行扩展、稳定可靠、弹性伸缩提出了更高的要求，同时不同异构GPU集群形成了算力孤岛，如何实现异构GPU协同训练通过算力聚合共同训练大模型非常关键。针对上述挑战，壁仞科技基于其高性能国产GPU打造了软硬一体、全栈优化、异构协同、开源开放的大模型整体解决方案。
本次演讲将从硬件集群算力、软件有效算力、异构聚合算力三个维度分享壁仞科技如何系统性的解决大模型算力难题。
安谋科技产品总监 杨磊
杨磊先生现任安谋科技产品总监，负责“周易” NPU IP 产品，致力于满足多样化端侧硬件设备的不同AI计算需求。他在芯片设计领域拥有丰富经验，涵盖了从通信基带到AP SoC 架构设计等多个方面。加入安谋科技以来，杨磊先生负责NPU IP产品的定义、推广以及落地应用。
杨磊先生毕业于清华大学电子系，拥有清华大学电子系本科及硕士学位。
演讲主题：《端侧AI应用“芯”机遇，NPU加速终端算力升级》
内容概要：
随着AI大模型持续向边缘侧和端侧渗透，AI计算和推理工作正逐步由云端迁移至手机、PC、汽车等智能终端产品上运行，在这一过程中，NPU（神经网络处理器）能够以其更简单的控制流、更高的效率以及更低的功耗处理AI工作负载，特别是在视觉、语音及自动驾驶等高度依赖实时性的应用场景中表现出色。
本次演讲将分享端侧大模型应用的前沿趋势以及安谋科技自研NPU处理器的最新进展，共同探索如何为AI、物联网、智能汽车等新兴领域不断迭代的计算需求提供更为全面和高效的解决方案。
时识科技创始人兼CEO 乔宁
乔宁，时识科技创始人兼CEO，博士毕业于中科院半导体研究所，苏黎世大学博士后及高级研究员。担任IEEE TCDS副主编，在类脑芯片领域发表国际顶级期刊会议发表文章30余篇，其中SCI收录20余篇，引用量超2300次，相关专利110余项。
乔宁博士拥有10余年高性能亚阈值模拟电路、高速异步电路、类脑计算架构及类脑芯片设计经验。2012年加入苏黎世大学及苏黎世联邦理工神经信息研究所，带领课题组从事超大规模类脑处理器的研究与开发。曾作为负责人或核心人员主导10余项欧盟类脑研发项目，10余颗类脑芯片研发。
2017年在瑞士苏黎世创立类脑芯片公司时识科技（原名aiCTX），带领国际顶级专家团队从事类脑芯片及相关技术的开发。2020年将公司总部迁至中国，推进类脑智能技术的商业化，并成功带领公司步入量产阶段。
富瀚微资深市场总监 冯晓光
冯晓光，上海富瀚微电子的资深市场总监，肩负着公司芯片产品规划的重任。他拥有超过二十年的芯片设计行业经验，曾担任研发工程师、研发管理、项目管理及市场管理等关键职位。在冯晓光的引领下，公司多款芯片产品成功实现量产，累计产量突破一亿颗。此外，他在AI芯片领域的开发工作中也发挥了关键作用，对边缘AI芯片的技术发展和市场动态有着深刻的理解和洞察。
演讲主题：《边缘视频AI芯片复盘与展望》
内容概要：
边缘视频AI芯片，这种专为边缘设备如摄像头和录像机设计的智能芯片，正成为视频内容分析和处理领域的革命性力量。它们在智能安防、交通监控、工业自动化、医疗影像分析等多个领域发挥着至关重要的作用。随着技术的不断进步，边缘视频AI芯片已经经历了几代的迭代，每一次演进都带来了性能的飞跃和应用场景的拓展。
本演讲将深入探讨边缘视频AI芯片的发展历程，分析每一代芯片的关键技术和创新点，以及它们是如何推动相关行业的发展。同时，我们也将展望未来，探讨边缘视频AI芯片在技术、应用和市场方面的潜在发展趋势，以及它们如何继续引领智能化的浪潮，为各行各业带来更多的可能性和价值。通过这次演讲，我们希望能够为听众提供一个全面的视角，理解边缘视频AI芯片的重要性和它们在未来技术发展中的关键角色。
PhySim资深产品工程师 黄建伟
黄建伟，芯瑞微（上海）电子科技有限公司资深产品工程师。具有多年高速系统设计经验及SI&PI仿真经验，负责公司信号完整性、电源完整性等产品的技术支持。
演讲主题：《Chiplet先进封装中的多物理场仿真解决方案》
内容概要：
随摩尔定律逼近物理极限，后摩尔时代下的异构集成(Heterogeneous Integration)芯片技术——“芯粒”(Chiplet )应运而生，将一个功能丰富且面积较大的芯片拆分成多个芯粒，并将这些由不同工艺生产的芯粒通过MCM、2.5D、3D等先进封装技术组合形成一个系统芯片。通过Chiplet技术，可以显著提升芯片设计的灵活性及工艺良率，降低设计难度与制造成本。
但随着先进封装中芯片堆叠数量与互连密度的增加，芯片的发热问题变得愈加严重、散热也更加困难。如果不能较好地解决发热与散热问题，芯片内部累积的焦耳热则会对其性能造成影响，还可能会带来较高的热应力风险。
除此之外，由于信号速率的提升，信号通道对高速信号的影响也不容忽视，其中损耗、反射以及信号间的串扰等问题尤为突出。
PhySim自主研发的的多物理场仿真平台可以对先进封装中的多物理场问题进行高性能仿真，其中ACEM、TurboT-BCA、PhySim-ET分别可以解决三维全波电磁仿真、电子散热仿真、电热协同仿真问题，帮助用户在产品实体化前进行有效的仿真验证，规避潜在设计风险。
本次演讲将会分享以下几个关键点：
1. 异构集成芯片技术（Chiplet）的兴起：随着摩尔定律逼近物理极限，异构集成技术应运而生，将大芯片拆分为多个芯粒，并通过先进封装技术组合成系统芯片，提升设计灵活性和良率，降低制造成本。
2. 芯片发热与散热问题：随着芯片堆叠数量与互连密度的增加，发热问题加剧，散热困难，可能影响芯片性能和带来热应力风险。
3. 信号通道问题：信号速率的提升导致损耗、反射和信号间串扰等信号通道问题突出。
4. 仿真平台的意义：有效仿真验证可在产品实体化前规避潜在风险，提高产品设计效率和成功率。
5. 多物理场仿真平台的应用：PhySim自主研发的仿真平台可对先进封装中的多物理场问题进行高性能仿真，包括三维全波电磁仿真、电子散热仿真、电热协同仿真等，帮助规避潜在设计风险。
芯和半导体技术市场总监 黄晓波
黄晓波博士，2011年获香港中文大学电子工程系博士学位，研究领域包括微波与电磁场技术、毫米波LTCC阵列天线、高频介质滤波器及半导体无源集成器件IPD等方向，发表多篇IEEE Transaction、IEEE Letters等期刊论文，拥有10年以上的ICT领域产品和管理经验。现任芯和半导体技术市场部总监，负责EDA应用推广及生态建设，助力加速下一代智能电子系统实现和EDA产业自主发展。
演讲主题：《EDA使能AGI时代大算力芯片Chiplet集成系统开发》
内容概要：
人工智能与算力设施等新质生产力重塑行业数字化转型，同时人工智能对算力的需求永无止境，高性能计算芯片采用Chiplet技术已成为后摩尔时代的行业共识，有力突破了半导体晶圆先进制程工艺带来的芯片PPA提升瓶颈。Chiplet集成系统面临架构探索、顶层规划、物理实现、多物理场分析、系统验证等一系列挑战，构建针对Chiplet集成系统的设计流程与EDA平台是Chiplet产品落地的首要考虑。
本次分享将聚焦当前大算力芯片Chiplet设计的典型应用，结合实际案例阐述Chiplet新的设计流程与多物理场仿真EDA方案，解决信号完整性、电源完整性、热及应力等方面的问题，助力用户加速Chiplet集成系统的开发与优化。
浪潮信息开放加速计算产品负责人 Stephen Feng
冯少飞，浪潮信息开放加速计算产品总监，博士毕业于清华大学机械工程系，专注于NVLink和OAM服务器的产品设计和规划，致力于大模型时代AI系统平台的研发与创新。他成功推动了20多款高端人工智能芯片的产品化与商业化应用，为构建多元化AI算力生态提供了坚实的技术支撑，为推动数千亿规模的人工智能产业发展做出了有力贡献。
02、Chiplet关键技术论坛
部分嘉宾
锐杰微董事长 方家恩
方家恩先生具备20多年的半导体与封装行业经验，先后帮助国内主要头部封测公司建立了先进封装设计能力及团队，协助国内众多研究所和企业，完成了具有标杆性的重大科研项目。在Sigirity、Cadence期间任职PackageDesignDervice部门高级经理，负责IP、封装及系统级整套解决方案。个人拥有近20项芯片、封装专利。
演讲主题：《Chiplet芯片技术在封装级的相关应用》
内容概要：
AI技术赋能千行百业智能化已经成为中国社会数字化转型的有力抓手，互联网+/5G+让位于AI+，持续的算力需求带动高性能芯片快速增长。高性能芯片的算力、内存带宽、功耗指标的全面提升因制程因素而面临挑战。半导体技术进入后摩尔时代，Chiplet芯粒和集成芯片技术成为寻求突破的重要研究方向之一。基于Chiplet技术的集成芯片是硅片级IP重构和复用的新架构，在缩短新产品研发周期、提升产品良率和降低成本方面具有独特优势和潜力。D2D高速互联技术、面向封装设计和组装工艺全流程的封装工艺平台成为推动Chiplet封装技术发展的关键技术。
锐杰微科技作为聚焦Chiplet&高端芯片的OSAT企业，本次演讲将阐述Chiplet产业观点，围绕chiplet主流标准和封装技术路线的应用场景、芯粒互联的封装设计和组装工艺平台的重要节点，分享锐杰微在高性能芯片封装级的应用实践。
芯动科技IP研发副总裁 高专
高专，芯动科技IP研发副总裁，2009年硕士毕业于华中科技大学微电子专业。在FinFet先进工艺和高性能芯片等领域有10多年设计经验，涉及HBM、Chiplet、GDDR6X、LPDDR5X、DDR5等行业高精尖技术，所开发的DDR系列IP全球最强、覆盖最全，已成功应用于数十亿颗高端SoC芯片，在全球六大主流Foundry累计上百次流片，多项指标突破行业纪录，还带领团队率先开发了全球唯一的HBM3/2E Combo IP、GDDR6X/6 Combo IP等国际前沿产品。
演讲主题：《经过量产验证的UCIe Chiplet IP赋能HPC芯片系统》
内容概要：
芯动 UCIe Chiplet IP 提供领先的 Chiplet 解决方案，经过量产验证并已经在多个先进工艺节点进行硅验证，并且大量国内外知名客户选择芯动的Chiplet方案。芯动Chiplet方案完全兼容UCIe标准，在physical layer，adapter layer，protocol layer均能满足UCIe协议。芯动的Chiplet方案布局早，PPA优异，硅验证的最高速度达到24Gbps，同时具备低延时和低功耗特性。芯动UCIe IP提供从物理层到协议层，到封装和集成仿真的全套解决方案，同时芯动提供定制化的Chiplet解决方案，比如扩展UCIe IP到基于PCB互联chip to chip领域，定制UCIe IP用于TSV通路的2.5D或者3D封装场景，为客户提供定制化的选择。
本次演讲，高专将介绍UCIe Chiple技术及其发展背景，并着重讲解芯动科技UCIe Chiplet解决方案的技术特点、优势和应用案例。之后，高专还将深入分析UCIe Chiplet市场的发展现状、面临的挑战和未来趋势。
硅芯科技总经理 赵毅
赵毅，硅芯科技创始人，博士毕业于英国南安普顿大学，师从英国皇家科学院院士Hashimi教授，从2008年开始研究2.5D/3D堆叠芯片设计方法，是当时世界最早期研究前沿芯片架构设计方法的研究团队之一，并与IMEC比利时微电子研究中心共同进行3D IC 成果验证。他在三维集成电路设计领域已有15年以上的研发经验，在堆叠芯片EDA后端布局、布线、可测试性设计及可靠性保障等方面取得了世界领先成果，并在国际顶尖期刊上发表多篇论文，论文成果曾荣获VLSI-SOC国际最佳论文。
目前，赵毅担任珠海硅芯科技有限公司的总经理兼技术总监，带领团队自主研发2.5D Chiplet/3D IC堆叠芯片设计的EDA软件产品，为我国芯片设计产品升级迭代、实现国产自主可控提供有力支持。
演讲主题：《针对先进封装的2.5D/3D IC协同设计仿真EDA工具探讨》
内容概要：
采用先进封装的2.5D Chiplet/3D IC堆叠芯片正在带来半导体行业的一次重大升级，有效解决了芯片内存墙、功耗墙、面积墙等设计制造瓶颈。然而，2.5D Chiplet和3D IC无论从物理设计，还是物理仿真验证方面都带来了巨大的挑战，对新一代的堆叠芯片EDA工具更是有全新的需求：无论是在设计环节中处理新的单元结构TSV等（相对传统工具产生EDA特性的质变），还是由于多芯片集成，TSV等带来的布局布线解空间急剧上升（相对传统工具计算复杂度上的巨大量变），甚至由于多Chiplet先进封装带来的超高密度异质异构集成，而导致的高难度热电力磁多物理场仿真。
本次演讲，将深入探讨上述挑战和需求，此外还将分享硅芯科技在Chiplet-Interposer-Package Co-design和Performance-Cost-Testability Co-optimization方面的研究，并介绍Chiplet物理设计（2.5D布局布线）、多物理场仿真（SI，PI，Thermal分析）及针对先进封装Chiplet Multi-die DFT测试等板块的2.5D/3D IC新一代EDA工具。
03、智算集群技术论坛
部分嘉宾
摩尔线程高级产品总监 付海良
付海良，现任摩尔线程高级产品总监，GPU芯片产品业务线负责人，硕士毕业于清华大学集成电路学院，在AI芯片和GPU芯片领域有着多年的产品和项目经验。从摩尔线程创立至今，全程参与所有GPU相关产品的规划、定义、研发、量产到项目交付。目前正在推进摩尔线程新一代万卡智算集群核心加速GPU相关工作。
04、中国RISC-V计算芯片创新论坛
部分嘉宾
兆松科技联合创始人兼CTO 伍华林
伍华林，兆松科技联合创始人兼CTO，曾就职于Andes、S3、Imagination编译器部门，参与和负责CPU、GPU、GPGPU芯片的编译器等设计和研发，拥有十多年编译器行业从业经验。于2019年和前Andes软件部门VP王东华一起创办兆松科技。
演讲主题：《面向RISC-V异构AI芯片的“大编译器”设计和实现》
内容概要：
如何快速适配各类AI框架，支持各类模型高效的运行，以及让用户轻松编写高性能的算子库，成为一款AI芯片能否得到市场认可的必要条件。同时，进一步降低AI芯片的软件栈研发成本和算子库维护成本，提升硬件利用率，也成为AI芯片公司走向盈利的必经之路。
兆松科技为解决AI芯片软件栈和算子库的性能和维护等难题，提出了“大编译器”的概念。传统编译器只针对某一特定指令集的芯片产生单线程或者多线程的可执行文件，兆松科技基于MLIR框架设计的“大编译器”，支持PyTorch, Tensorflow, ONNX, JAX导入，结合Triton和Mojo(未来支持)等类Python语言编写的高层次算子库，在统一的MLIR多层中间方言实现全局的图优化以及更优的算子融合策略，从而进一步提升AI芯片的效率。同时，“大编译器”还对平台相关的runtime进行了平台无关的抽象，从而实现从控制器代码自动生成、AI加速器代码自动生成、控制器和AI加速器数据搬运代码自动生成的功能；并且因为只需要维护一套和平台无关的高层次算子库（平台相关的内容自动由编译器产生），让算子库的维护变得更加简单。
兆松科技设计的这套“大编译器”在第一阶段支持基于RISC-V架构的AI芯片（包括数据流芯片），未来会逐步扩展支持非RISC-V架构的AI芯片。
本次演讲主要分享兆松科技是如何通过“大编译器”来解决AI模型到异构系统端到端高效适配的问题
算能高级副总裁 高鹏
高鹏，北京算能科技有限公司高级副总裁，深耕IC设计19年，智算和中大规模处理器设计领域专家，持有10余项发明专利，是国内智算和RISC-V处理器领域最早期的探索者和践行者。
自加入算能以来，成功主导了智算处理器算能BM1684、BM1684X的研发与商用；目前负责算能新一代桌面级处理器产品定义和研发。
演讲主题：《开启算力新纪元—— 基于RISC-V的异构算力探索与展望》
芯来科技CEO 彭剑英
彭剑英，芯来科技CEO，浙江大学博士，15年以上处理器设计和相关管理经验。曾任Synopsys ARC处理器高级研发经理并建立ARC处理器中国研发中心；曾任Marvell ARM处理器验证经理等。
作为芯来科技创始人之一，彭剑英结合自身的技术优势和管理经验，统筹芯来科技整体运营、市场营销、产品研发和产业生态构建，在其带领下，公司整体运营呈现飞速发展的良好态势。
同时担任RISC-V中国产业联盟秘书长、浙江大学微电子学院研究员、中国移动物联网联盟理事会理事，并荣获2023上海创业先锋前10强。
演讲主题：《RISC-V IP的商业化要素与2.0模式》
内容概要：
本次演讲，将对RISC-V生态发展的关键商业化要素进行分析，并深入探讨RISC-V CPU IP 的产业价值、发展趋势与协同创新。
澎峰科技创始人&CEO 张先轶
张先轶，澎峰科技创始人&CEO，本科和硕士毕业于北京理工大学，博士毕业于中国科学院大学，曾于中科院软件所工作，之后分别在UT Austin和MIT进行博士后研究工作。国际知名开源矩阵计算项目OpenBLAS发起人和主要维护者。中国计算机学会高性能计算专业委员会执行委员，ACM SIGHPC China执行委员。2016年，创办PerfXLab澎峰科技，提供异构计算软件栈与解决方案。2016年获得中国计算机学会科学技术二等奖，2017年获得中国科学院杰出科技成就奖，2020年 美国SIAM Activity Group on Supercomputing最佳论文奖，2023年北京市自然科学二等奖。
演讲主题：《面向RISC-V的大模型推理引擎PerfXLM》
内容概要：
本次演讲，将介绍澎峰自研的PerfXLM大模型推理引擎，以及PerfXCloud大模型开发与部署平台，并探讨GenAI算力需求急剧增长背景下，新兴的RISC-V ISA在此领域的移植与优化。
跃昉科技研发副总裁 袁博浒
袁博浒，广东跃昉科技有限公司研发副总裁，具有18年半导体研发及管理经验，专注于SOC、数通类芯片及系统应用技术。曾任赛昉科技高级总监、中国信科/烽火产品总监，熟悉从市场战略到销售管理的全流程产品周期，负责跃昉科技整体研发工作。
演讲主题：《基于RISC-V的边缘AI芯片在能源物联网的应用》
内容概要：
目前，RISC-V芯片的应用集中在在工业控制、物联网、智能家居等对算力要求不高的领域，AI实际应用落地较少。基于对能源互联网场景的深刻分析，跃昉科技推出业界首款基于RISC-V架构的高端边缘智能应用处理器NB2，并构建了从芯片到系统的整体解决方案，已成功在能源互联网场景实现商业化应用。
本报告将分享跃昉科技针对能源互联网应用场景的需求分析、解决方案和实践经验以及未来演进方向。
赛昉科技NoC首席架构师 葛治国
葛治国，赛昉科技NoC(Network On Chip) 首席架构师，新加坡国立大学博士，有着15年以上芯片设计经验。在知名学术会议发表多篇文章，并获多项美国和国际专利。
曾在华为作为核心成员参与自研一致性协议、NoC和可配置加速器等多个项目研发。加入赛昉科技以来，领导自研两代一致性NoC。
演讲主题：《国产高性能NoC IP助力RISC-V众核计算》
内容概要：
一致性片上网络（NoC）IP作为高性能计算领域的核心技术之一，广泛应用于数据中心、专用处理器（DPU）、人工智能（AI）芯片等场景。作为构建高效、安全、可持续AI生态系统的基础，NoC IP提升了系统的整体性能，降低整体能耗，进一步推动了人工智能技术的发展和应用。赛昉科技作为专注高性能RISC-V IP和软件解决方案厂商，始终致力于国产RISC-V CPU IP和一致性片上网络（NoC）IP的自主研发，其一致性NoC IP已成功研发至第二代——昉·星链-700（Starlink-700），专为支撑RISC-V众核的高性能计算而设计，为其提供强劲的内核动力。
本报告将深入探讨赛昉科技Starlink-700的架构和设计理念，包括其设计特性、多样化应用场景以及未来演进方向。
05、大会日程
2024全球AI芯片峰会主会场开幕式及三大专场，9月6日上午，开幕式拉开帷幕，下午将进行数据中心AI芯片专场；AI芯片架构创新专场、边缘/端侧AI芯片专场将分别于9月7日上午和下午进行。
在分会场，9月6日下午将进行Chiplet关键技术论坛，智算集群技术论坛和中国RISC-V计算芯片创新论坛将分别于9月7日上午和下午进行。其中，Chiplet关键技术论坛和智算集群技术论坛为收费制论坛。
06、免费票开放申请
三类门票支持购票
大会设有四类电子门票，分别为免费票、免审票、通票和贵宾票。其中，对于免费票，在申请后需经主办方审核通过，方可参会；免审票、通票和贵宾票均需购买。
